一共一面，共30min，技術(shù)大約問了20min,剩下HR面
HR面，對(duì)這個(gè)公司了解多少，有沒有男盆友，以后想在哪里工作，老家是哪里的，還面試了哪些公司，打算以后想去哪里，問的問題就是公司想要什么樣子的實(shí)習(xí)生，怎么培養(yǎng)實(shí)習(xí)生的，你理想的工作模式是哪樣的？

奕斯偉ic驗(yàn)證工程師面試題

首先自我介紹，然后讓介紹項(xiàng)目實(shí)現(xiàn)什么功能，sequence,sequencer,driver之間怎么通信的，UVM_PHASE機(jī)制中run phase和其他的12個(gè)phase是并行執(zhí)行的嗎？因?yàn)閁VM是從OVM遷移過來的，ovm中沒有12個(gè)phase,怎么理解他們之間的關(guān)系，可以把default sequence設(shè)置到sqr 的main phase中可以，設(shè)置到run phase中可以嗎?
參考模型了解多少，不是很了解就換成寄存器模型，問了寄存器的predictor預(yù)測(cè)的是什么值（預(yù)測(cè)值），前門訪問和后門訪問區(qū)別，以及哪個(gè)會(huì)消耗時(shí)間，后門立即返回，不消耗時(shí)間。四種方式read,write,peek,poke讀寫區(qū)別。最后就問的設(shè)計(jì)方面，在FPGA中的管腳約束文件自己寫的嗎，給一個(gè)時(shí)鐘進(jìn)行倍頻怎么做，怎么知道一個(gè)時(shí)鐘的頻率，給定一個(gè)已知的高頻時(shí)鐘通過計(jì)數(shù)得到另外一個(gè)時(shí)鐘的頻率。

贊一下(7) 踩一下 查看面試題參考答案>>

簡單進(jìn)行一個(gè)自我介紹
為什么選擇ic驗(yàn)證
技術(shù)面試問一些sv的語法和uvm驗(yàn)證平臺(tái)的搭建
講一下最近剛做的一個(gè)項(xiàng)目
你有什么問題要問我們

奕斯偉ic驗(yàn)證工程師面試題

簡述一下uvm有哪些優(yōu)點(diǎn)。
uvn的phase機(jī)制有哪些
你的代碼覆蓋率是如何實(shí)現(xiàn)的
你的功能覆蓋率是怎么實(shí)現(xiàn)的
深copy和淺copy的區(qū)別

贊一下(0) 踩一下 查看面試題參考答案>>

面試官開始讓自我自我介紹，自我介紹后就行項(xiàng)目介紹項(xiàng)目介紹，然后針對(duì)項(xiàng)目中問題就行提問，提問后讓就行反問

奕斯偉模擬ic設(shè)計(jì)工程師面試題

是否達(dá)到畢業(yè)要求，技術(shù)指標(biāo)是如何確定的，確定技術(shù)指標(biāo)后如何就行分配，工作流程是啥

贊一下(0) 踩一下 查看面試題參考答案>>